跳至主要内容

【转】AT24C02串行E2PROM的读写

I2C总线是一种用于IC器件之间连接的二线制总线。它通过SDA（串行数据线）及SCL（串行时钟线)两根线在连到总线上的器件之间传送信息，并根据地址识别每个器件：不管是单片机、存储器、LCD驱动器还是键盘接口。
　　1．I2C总线的基本结构　采用I2C总线标准的单片机或IC器件，其内部不仅有I2C接口电路，而且将内部各单元电路按功能划分为若干相对独立的模块，通过软件寻址实现片选，减少了器件片选线的连接。CPU不仅能通过指令将某个功能单元电路挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现对硬件系统的既简单又灵活的扩展与控制。I2C总线接口电路结构如图1所示。

　　2．双向传输的接口特性　传统的单片机串行接口的发送和接收一般都各用一条线，如MCS51系列的TXD和RXD，而I2C总线则根据器件的功能通过软件程序使其可工作于发送或接收方式。当某个器件向总线上发送信息时，它就是发送器(也叫主器件)，而当其从总线上接收信息时，又成为接收器(也叫从器件)。主器件用于启动总线上传送数据并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。I2C总线的控制完全由挂接在总线上的主器件送出的地址和数据决定。在总线上，既没有中心机，也没有优先机。
　　总线上主和从(即发送和接收)的关系不是一成不变的，而是取决于此时数据传送的方向。SDA和SCL均为双向I/O线，通过上拉电阻接正电源。当总线空闲时，两根线都是高电平。连接总线的器件的输出级必须是集电极或漏极开路，以具有线"与"功能。I2C总线的数据传送速率在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。
　　3．I2C总线上的时钟信号　在I2C总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑"与"完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不能影响SCL线的状态，于是这些器件将进入高电平等待的状态。
　　当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。其后，第一个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电平期最短的器件确定。
　　4．数据的传送　在数据传送过程中，必须确认数据传送的开始和结束。在I2C总线技术规范中，开始和结束信号（也称启动和停止信号）的定义如图2所示。当时钟线SCL为高电平时，数据线SDA由高电平跳变为低电平定义为"开始"信号；当SCL线为高电平时，SDA线发生低电平到高电平的跳变为"结束"信号。开始和结束信号都是由主器件产生。在开始信号以后，总线即被认为处于忙状态；在结束信号以后的一段时间内，总线被认为是空闲的。

　　I2C总线的数据传送格式是：在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件地址的，其中前7位为地址码，第8位为方向位(R/W)。方向位为"0"表示发送，即主器件把信息写到所选择的从器件；方向位为"1"表示主器件将从从器件读信息。开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8位(R/W)确定。
　　在I2C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位（第9位），也叫应答位（ACK）。数据的传送过程如图3所示。每次都是先传最高位，通常从器件在接收到每个字节后都会作出响应，即释放SCL线返回高电平，准备接收下一个数据字节，主器件可继续传送。如果从器件正在处理一个实时事件而不能接收数据时，（例如正在处理一个内部中断，在这个中断处理完之前就不能接收I2C总线上的数据字节）可以使时钟SCL线保持低电平，从器件必须使SDA保持高电平，此时主器件产生1个结束信号，使传送异常结束，迫使主器件处于等待状态。当从器件处理完毕时将释放SCL线，主器件继续传送。

　　当主器件发送完一个字节的数据后，接着发出对应于SCL线上的一个时钟（ACK）认可位，在此时钟内主器件释放SDA线，一个字节传送结束，而从器件的响应信号将SDA线拉成低电平，使SDA在该时钟的高电平期间为稳定的低电平。从器件的响应信号结束后，SDA线返回高电平，进入下一个传送周期。
　　I2C总线还具有广播呼叫地址用于寻址总线上所有器件的功能。若一个器件不需要广播呼叫寻址中所提供的任何数据，则可以忽略该地址不作响应。如果该器件需要广播呼叫寻址中提供的数据，则应对地址作出响应，其表现为一个接收器。
　　5．总线竞争的仲裁　总线上可能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。例如，多单片机系统中，可能在某一时刻有两个单片机要同时向总线发送数据，这种情况叫做总线竞争。I2C总线具有多主控能力，可以对发生在SDA线上的总线竞争进行仲裁，其仲裁原则是这样的：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。总线竞争的仲裁是在两个层次上进行的。首先是地址位的比较，如果主器件寻址同一个从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。由于是利用I2C总线上的信息进行仲裁，因此不会造成信息的丢失。
　　6. I2C总线接口器件　目前在视频处理、移动通信等领域采用I2C总线接口器件已经比较普遍。另外，通用的I2C总线接口器件，如带I2C总线的单片机、RAM、ROM、A/D、D/A、LCD驱动器等器件，也越来越多地应用于计算机及自动控制系统中。

    AT24C02是美国ATMEL公司的低功耗CMOS串行EEPROM，它是内含256×8位存储空间，具有工作电压宽（2.5～5.5V）、擦写次数多（大于10000次）、写入速度快（小于10ms）等特点。

    电子制作实验室网站提供的AT89C51试验开发板上带有一片AT24C02芯片可以提供试验。下面是它的电路图。

    图中AT24C02的1、2、3脚是三条地址线，用于确定芯片的硬件地址。在AT89C51试验开发板上它们都接地，第8脚和第4脚分别为正、负电源。第5脚SDA为串行数据输入/输出，数据通过这条双向I2C总线串行传送，在AT89C51试验开发板上和单片机的P3.5连接。第6脚SCL为串行时钟输入线，在AT89C51试验开发板上和单片机的P3.6连接。SDA和SCL都需要和正电源间各接一个5.1K的电阻上拉。第7脚需要接地。

    24C02中带有片内地址寄存器。每写入或读出一个数据字节后，该地址寄存器自动加1，以实现对下一个存储单元的读写。所有字节均以单一操作方式读取。为降低总的写入时间，一次操作可写入多达8个字节的数据。

;这是将0600H地址中以下的8个数据写到24C02的01H为首址单元中去的汇编程序

ORG 0000H

SCL BIT P3.4;定义24C02的串行时钟线
SDA BIT P3.5;定义24C02的串行数据线

LJMP START
START:LCALL STAR;调用
MOV R2,#08H;一个数据有8位
MOV DPTR,#0600H;定义源数据的位置
LOOP:MOV A,#00H
MOVC A,@A+DPTR
LCALL SDATA
LCALL ACK
JC LOOP
INC DPTR
DJNZ R2,LOOP

LCALL STOP;调用停止子程序

STAR:SETB SDA
SETB SCL
NOP
NOP
NOP
NOP
CLR SDA
NOP
NOP
NOP
NOP
CLR SCL
RET
SDATA:MOV R0,#08H
LOOP0:RLC A
MOV SDA,C
NOP
NOP
SETB SCL
NOP
NOP
NOP
NOP
CLR SCL
DJNZ R0,LOOP0
RET
ACK:SETB SDA
NOP
NOP
SETB SCL
NOP
NOP
NOP
NOP
MOV C,SDA
CLR SCL
RET
STOP:CLR SDA
NOP
NOP
NOP
NOP
SETB SCL
NOP
NOP
NOP
NOP
SETB SDA
NOP
NOP
NOP
NOP
RET
ORG 0600H
DB 0A0H,10H,01H,02H,03H,04H,05H,06H
END

　　读写子程序如下：

;写串行E2PROM子程序EEPW
; R3=10100000（命令1010+器件3位地址+读/写。 器件地址一个芯片，是000）
; (R4)=片内字节地址
; (R1)=欲写数据存放地址指针
; (R7)=连续写字节数n
EEPW: MOV　P1,#0FFH

　　CLR　　P1.0　　;发开始信号
　　MOV　　A,R3　　;送器件地址
　　ACALL　 SUBS
　　MOV　　A,R4　　;送片内字节地址
　　ACALL　SUBS
AGAIN: MOV　A,@R1
　　ACALL SUBS　;调发送单字节子程序INC　 　R1
　　DJNZ　　R7,AGAIN;连续写n个字节
　　CLR 　 　P1.0　　;SDA置0, 准备送停止信号
　　ACALL　DELAY ;延时以满足传输速率要求
　　SETB 　 P1.1　 ;发停止信号
　　ACALL　DELAY
　　SETB 　 P1.0
　　RET

SUBS: MOV　R0,#08H ;发送单字节子程序
LOOP: CLR　P1.1
　　RLC　　A
　　MOV　　P1.0,C
　　NOP
　　SETB　P1.1
　　ACALL DELAY
　　DJNZ　R0,LOOP ;循环8次送8个bit
　　CLR　　P1.1
　　ACALL DELAY
　　SETB　P1.1
REP: MOV　C,P1.0
　　JC　　REP　　;判应答到否，未到则等待
　　CLR　 P1.1
　　RET

DELAY: NOP
　　NOP
　　RET

;读串行E2PROM子程序EEPR
;(R1)=欲读数据存放地址指针
;; R3=10100001（命令1010+器件3位地址+读/写。 器件地址一个芯片，是000）
;(R4)=片内字节地址
;(R7)=连续读字节数

EEPR: MOV　P1,#0FFH
　　CLR　　P1.0　　;发开始信号
　　MOV　　A,R3　　;送器件地址
　　ACALL SUBS　　 ;调发送单字节子程序
　　MOV　A,R4　　　;送片内字节地址
　　ACALL SUBS
　　MOV　P1,#0FFH
　　CLR　P1.0　　　;再发开始信号
　　MOV　A,R3
　　SETB　ACC.0　　;发读命令
　　ACALL SUBS
MORE: ACALL SUBR
　　MOV　@R1,A
　　INC　R1
　　DJNZ R7,MORE
　　CLR　P1.0
　　ACALL DELAY
　　SETB P1.1
　　ACALL DELAY
　　SETB　P1.0 ;送停止信号
　　RET

SUBR: MOV　 R0,#08H ;接受单字节子程序
LOOP2: SETB　 P1.1
　　ACALL DELAY
　　MOV　C,P1.0
　　RLC　A
　　CLR　P1.1
　　ACALL DELAY
　　DJNZ R0,LOOP2
　　CJNE R7,#01H,LOW
　　SETB P1.0　　;若是最后一个字节置A=1
　　AJMP SETOK
LOW: CLR　P1.0　　;否则置A=0
SETOK: ACALL DELAY
　　SETB　 P1.1
　　ACALL DELAY
　　CLR　　P1.1
　　ACALL DELAY
　　SETB　P1.0　　;应答毕,SDA置1
　　RET

　　程序中多处调用了DELAY子程序(仅两条NOP指令)，这是为了满足I2C总线上数据传送速率的要求，只有当SDA数据线上的数据稳定下来之后才能进行读写(即SCL线发出正脉冲)。另外，在读最后一数据字节时，置应答信号为"1"，表示读操作即将完成。

评论

发表评论

此博客中的热门博文

【转】AMBA、AHB、APB总线简介

AMBA 简介 随着深亚微米工艺技术日益成熟，集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法，发展到基于IP复用的设计方法，并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中，片上总线设计是最关键的问题。为此，业界出现了很多片上总线标准。其中，由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐，已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。   AMBA 片上总线        AMBA 2.0 规范包括四个部分：AHB、ASB、APB和Test Methodology。AHB的相互连接采用了传统的带有主模块和从模块的共享总线，接口与互连功能分离，这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线，更是一种带有接口模块的互连体系。下面将简要介绍比较重要的AHB和APB总线。 基于 AMBA 的片上系统        一个典型的基于AMBA总线的系统框图如图３所示。        大多数挂在总线上的模块(包括处理器)只是单一属性的功能模块：主模块或者从模块。主模块是向从模块发出读写操作的模块，如CPU，DSP等；从模块是接受命令并做出反应的模块，如片上的RAM，AHB／APB 桥等。另外，还有一些模块同时具有两种属性，例如直接存储器存取(DMA)在被编程时是从模块，但在系统读传输数据时必须是主模块。如果总线上存在多个主模块，就需要仲裁器来决定如何控制各种主模块对总线的访问。虽然仲裁规范是AMBA总线规范中的一部分，但具体使用的算法由RTL设计工程师决定，其中两个最常用的算法是固定优先级算法和循环制算法。AHB总线上最多可以有16个主模块和任意多个从模块，如果主模块数目大于16，则需再加一层结构(具体参阅ARM公司推出的Multi-layer AHB规范)。APB 桥既是APB总线上唯一的主模块，也是AHB系统总线上的从模块。其主要功能是锁存来自AHB系统总...
发表评论
阅读全文

【转】C++/CLI程序进程之间的通讯

　现在，把大型软件项目分解为一些相交互的小程序似乎变得越来越普遍，程序各部分之间的通讯可使用某种类型的通讯协议，这些程序可能运行在不同的机器上、不同的操作系统中、以不同的语言编写，但也有可能只在同一台机器上，实际上，这些程序可看成是同一程序中的不同线程。而本文主要讨论C++/CLI程序间的通讯，当然，在此是讨论进程间通讯，而不是网络通讯。 　　 简介 　　试想一个包含数据库查询功能的应用，通常有一个被称为服务端的程序，等待另一个被称为客户端程序发送请求，当接收到请求时，服务端执行相应功能，并把结果（或者错误信息）返回给客户端。在许多情况中，有着多个客户端，所有的请求都会在同一时间发送到同一服务端，这就要求服务端程序要更加高级、完善。 　　在某些针对此任务的环境中，服务端程序可能只是众多程序中的一个程序，其他可能也是服务端或者客户端程序，实际上，如果我们的数据库服务端需要访问不存在于本机的文件，那么它就可能成为其他某个文件服务器的一个客户端。一个程序中可能会有一个服务线程及一个或多个客户线程，因此，我们需小心使用客户端及服务端这个术语，虽然它们表达了近似的抽象含义，但在具体实现上却大不相同。从一般的观点来看，客户端即为服务端所提供服务的"消费者"，而服务端也能成为其他某些服务的客户端。 　　 服务端套接字 　　让我们从一个具体有代表性的服务端程序开始（请看例1）,此程序等待客户端发送一对整数，把它们相加之后返回结果给客户端。 　　例1： using namespace System; using namespace System::IO; using namespace System::Net; using namespace System::Net::Sockets; int main(array<String^>^ argv) { if (argv->Length != 1) { Console::WriteLine("Usage: Server port"); Environment::Exit(1); } int port = 0; try { port = Int32::Parse(argv[0]); } catch (FormatException^ e) { Console::Wri...
1 条评论
阅读全文

【转】VxWorks入门

1．VxWorks开发方式：交叉开发，即将开发分为主机（host）和目标机（target）两部分。 类似于dos下C语言程序的开发。 合并开发的优点：简单 缺点：资源消耗量大，CPU支持，非标准体系的支持 host (Tornado) target(vxWork) 小程序模块 vxWorks实际采用开发模式 Tornado提供：编辑，编译，调试，性能分析工具，是vxWorks的开发工具 vxWorks：面向对象可以剪裁的实际运行操作系统 2.vxWorks启动方式 <1>Rom方式 (vxWork_rom) vxWorks直接烧入rom <2>Rom引导方式（bootrom+vxWorks） 其中bootrom烧入rom，vxWorks可以通过从串口，网口，硬盘，flash等下载！这里的bootrom不是开发环境中的bootable，在开发环境里bootable指的是vxWorks，downloadable指application 3.调试 <1>attachs/20060907_164540_564.rar 用来在多任务调试时将调试对象绑定到某个任务 <2>任务级调试（attachs/20060907_164540_564.rar taskName） 单个任务的调试不会影响到其他任务的运行，主要用来调用户的应用程序。 全局断点：在调另一任务或本任务时，系统运行本任务断点，则停下。各任务要配合使用。 任务断点：调本任务时，系统运行到本任务断点，则停下。如果没有attachs/20060907_164540_564.rar到本任务，不起作用。 一次性断点：跑到一次之后自动删除。 <3>系统级调试(attachs/20060907_164540_564.rar system) 把所有task和系统core、中断看成一个整体，可用于调试系统和中断。对中断调试，如果不是系统级调试，无论是那种断点都不起作用 ！wdbAgent不在调试范围内，当任务级调试时工作在中断方式，系统级调试工作在轮询方式。 ！可是使用命令行方式的调试，参看crossWind教程。 4.调度 优先级调度（无条件） 时间片：同优先级，如果时间片没有打开，任务采取先到先运行，运行完毕在交出cpu，如果打开，则轮流使用cpu。 ！死循环使比它...
发表评论
阅读全文